엔지니어링 역량

상세 설계 전에 응용을 구현 가능한 전자 시스템 구성으로 나눕니다. 처리, 인터페이스, 전원, 기구 한계를 구분하고, 대역, 패키지, 수급, 제품 수명에 맞춰 소자를 고릅니다. 인터페이스 정의와 전원 트리는 이 구분과 함께 정해지며, 이후 회로도는 하나의 시스템 안에서 시작합니다.

1. 요구와 인터페이스

   동작 조건을 기능 블록, 인터페이스, 블록 사이 제약으로 나눕니다.

2. 구성과 소자 선정

   대역, 전력, 패키지, 수급으로 소자를 비교하고 전원 트리를 정합니다.

3. 의존 관계와 계획

   회로도와 레이아웃 전에 인터페이스와 전원의 의존 관계를 적습니다.

FPGA 개발은 영상 입출력, 실시간 처리, 클록 도메인, 메모리, 표시 출력 동기를 포함합니다. 파이프라인은 픽셀 처리량, 지연, 선택한 소자의 자원으로 규모를 정합니다. 수신과 송신은 하나의 타이밍 계획을 쓰고, 링크 동작은 하드웨어 기동에서 닫습니다.

1. 영상 인터페이스

   영상 수신과 송신을 응용 로직 및 링크 타이밍과 통합합니다.

2. 스트림과 메모리

   처리량, 지연, 메모리 대역에 맞춰 파이프라인과 버퍼를 구성합니다.

3. 클록과 동기

   기동 중에 클록 도메인 경계와 프레임 정렬을 닫습니다.

하드웨어 작업은 구성을 회로도, PCB, 시제품 디버그, 이후 제조에 쓸 파일로 옮깁니다. 레이아웃은 배전, 고속 배선, 열 경로, 기구 맞춤을 다룹니다. 기판 제작과 SMT는 선전의 제조 협력사와 조율합니다. 기동에서는 다음 개정 전에 전원 레일, 클록, 인터페이스를 확인합니다.

1. 회로도와 PCB

   스택업, 귀환 경로, 테스트 포인트를 포함해 회로도와 다층 레이아웃을 그립니다.

2. 기동과 검증

   전원 레일, 클록, 인터페이스를 올리고 동작 조건에서 보드를 디버그합니다.

3. 시제품과 이관

   합의된 제조 범위의 제작 파일, BOM, 조립 메모를 준비합니다.